Трассировка печатной платы (проводилась в системе Allegro)

• · Предварительное размещение компонентов на печатной плате.
• · Трассировка печатных проводников.
• · Проверка соответствия ПП заданным технологическим параметрам.

Этап проектирования печатной платы является самым трудоемким во всей последовательности этапов.

Как правило, еще до процесса проектирования печатной платы уже известны некоторые требуемые технологические параметры, это желательные габаритные размеры платы, или требования к расположению некоторых элементов, таких как разъемы, элементы управления и индикации, а также прочие конструктивные особенности, требования к ЭМС (электромагнитная совместимость).

На этапе предварительного размещения компонентов определяется возможность проектируемой платы соответствовать требуемым техническим параметрам, проводится коррекция этих параметров (как с целью улучшения, так и с целью оптимизации), и выбирается лучший вариант.

Параметры требуемых минимальных зазоров заносятся в специальную таблицу, по которой будет осуществляться автоматический контроль в процессе трассировки проводников.

После того как решение вопроса размещения компонентов закончено начинается процесс трассировки проводников, в зависимости от стратегии принятой на этапе подготовки схемы.

Трассировка проводников может происходить разными способами, при помощи специализированных программ в автоматическом режиме, в интерактивном режиме, в ручном режиме. Мы специализируемся на трассировке проводников в ручном и интерактивном режиме, что позволяет более грамотно подходить к вопросам ЭМС и позволяет получить высокую технологичность ПП чего пока еще невозможно добиться используя автоматическую трассировку.

В процессе трассировки проводников проводится проверка DRC (Design Rules Check) на наличие ошибок и соответствие всем заложенным технологическим параметрам. По окончании процесса трассировки проводников и положительном результате проверки, процесс трассировки проводников можно считать успешным.

Проектирование шестислойной печатной платы

На основе японской шестислойной платы Spartan-3A FPGA Board XCM-014 Series была спроектирована печатная плата в среде Cadence.

На первом этапе с сайта производителя были скачены все доступные материалы, что включало в себя

1) Принципиальную схему

Рис. 5.1

Рис. 5.2

Эту принципиальную схему я воссоздал в системе OrCAD.

Таблица№1 компоненты ПП

Компонент	Название на печатной плате
Интегральные схемы:
SN74CBTLV3257PWR
	U9 (Power-On Reset)
XC3S400A-4FTG256C
Соединитель:
Пассивные элементы:
4-47 R, 8-102 R, 8-472 R, 1-472 R	RM4, RM5, RM3, RM2, R10, R11, R18, R13, R14
	FC4, FC7, FC6, FC2, FC8, FC5, FC1, FC11, FC14, CM1, CM2, CM3, CM4, CM5, CM6, CM7, CM8, CM9, CM10, CM11, CM12, CM13, CM14, CM15, CM16, CM17, CM18
Переключатель:
Джамперы:
Контрольные точки (Test Point):
	TPG1, TP1, TPG2, TP2, TPG3, TP3, TP4, TP5, TP6, CNA,CNB
Диод Шотки

После этого с сайта производителя была взята схема трассировки по каждому слою создаваемой шестислойной платы.

Рис. 5.3

Рис. 5.4

После создания принципиальной схемы в системе OrCAD, далее я перешел в систему Allegro, для этого было необходимо экспортировать NETLIST.

В системе Allegro производилась непосредственно трассировка платы и размещение компонентов, аналогичные тому как это сделанно на оригинальной плате.

В программе осуществляется последовательная работа с каждым из шести слоев печатной платы: TOP, Internal 1, Mid layer1, Mid layer2, Internal 2, Bottom. Результаты работы представлены на Рис.5.5, Рис 5.5, Рис 5.7, Рис 5.8, Рис 5.9, Рис 5.10.

Рис.5.5 TOP

Рис 5.6 Internal 1

Рис 5.7 , Mid layer1

Рис 5.8 Mid layer2

Рис 5.9 Internal 2

Рис 5.

Результаты моджелирования

В среде Cadence Allegro Design была спроектирована принципиальная схема печатной платы (Рис.10). После чего была создана библиотека Footprint всех компонентов печатной платы. Далее весь проект переходит в среду Cadence PCB Editor, для этого в программе проверяются все соединения, наличие Footprint всех компонентов, после чего осуществляется трассировка печатной платы в Cadence PCB Editor, размещение всех компонентов в соответствие с техническим заданием и требованиями к электромагнитной совместимости.

Конечным результатом явилась создание печатной платы в Китае.

Готовая печатная плата

Обзор технологий проектирования печатных плат Cadence Allegro PCB Designer

Анатолий Сергеев,
специалист компании «Оркада» по продукции Cadence Design Systems, Inc., автор многочисленных статей. Окончил Владимирский государственный университет по специальности «Проектирование и технология радиоэлектронных средств»

Развитие электроники определяется увеличением производительности и функциональности полупроводниковых технологий. Новые устройства становятся все более сложными, и важными факторами их разработки являются конфигурации выводов компонентов, шаг между ними и плотность компоновки. Также новые устройства используют современные интерфейсы: DDR3, DDR4, PCI Express Gen3, USB 3.0 и другие, для которых необходимы новые типы внедрения в печатную плату. Все это обусловливает постоянно растущий спрос на новые методы корпусирования, увеличивающие плотность межсоединений на печатной плате. Сегодня для решения столь сложных задач инженерам необходимы современные технологии проектирования систем на уровне печатных плат, которые будут отвечать технологическим и методологическим требованиям. К ним, например, относится пакет программ Cadence Allegro PCB Designer, о некоторых важнейших функциях которого рассказывается в данной публикации.

Планирование соединений и трассировка

Сложные печатные платы с большим количеством электрических и технологических ограничений, высокой плотностью монтажа компонентов и множеством высокоскоростных сигнальных шин данных требуют при проектировании нового подхода. Использование традиционных и устаревших САПР, таких как P-CAD, становится недопустимым, так как они не способны обеспечить готовность подобных проектов в кратчайшие сроки. На первый план выходят САПР, которые активно развиваются и отвечают современным реалиям в электронной промышленности. Cadence Allegro PCB Designer в сочетании с опцией Interconnect Flow Planner содержит уникальную функцию для создания плана соединений и последующего преобразования его в готовую трассировку. Данный механизм планирования и трассировки дает инженеру возможность прокладывать большие массивы сигналов в виде специальных объектов — сигнальных жгутов, что позволяет значительно упростить проектирование и кардинально снизить время на разработку (рис. 1).

Инженер видит на экране не сотни или тысячи пересекающихся линий электрических связей, а план прокладки больших массивов этих связей. Понятно, что такой подход в разы повышает эффективность работы — есть возможность прокладывать сигнальные жгуты между слоями, планировать размещение переходных отверстий, избегать пересечения жгутов друг с другом, вести сигналы по кратчайшему пути и т.д. Для каждого жгута можно задать свой набор свойств, обеспечить его трассируемость с точки зрения временны х задержек сигналов в нем, копировать планы трассировки между разными проектами. Allegro PCB Editor на программном уровне «подскажет» разработчику оптимальные пути прокладки жгутов, а затем с помощью уникальных алгоритмов преобразует получившийся план в готовую топологию.

Ускорение проектирования времязависимых цепей

Все более широкое применение высокоскоростных цифровых интерфейсов, таких как DDR3, DDR4, PCI Express, USB 3.0, налагает целый ряд ограничений, которые должны быть учтены при проектировании печатной платы.

Allegro PCB Designer с опцией High-Speed помогает эффективно и быстро достичь соответствия требованиям современных интерфейсов. Данная опция расширяет набор контролируемых электрических ограничений, с помощью которых инженер может в кратчайшие сроки добиться максимальной целостности сигналов и обеспечить их точные временны е характеристики. Также вместе с опцией High-Speed в Allegro PCB Designer становятся доступны мощные инструменты управления времязависимыми цепями, такие как Auto-interactive Delay Tuning, Auto-Interactive Phase Tuning, Auto-Interactive Convert Corner, Timing Vision и т.д. Остановимся на некоторых из них более подробно.

Инструмент Auto-interactive Delay Tuning, сокращенно AiDT, дает пользователям возможность быстро подстраивать длину у выбранного набора сигналов на плате, например байтового тракта или полностью всего интерфейса. Этот инструмент кардинально снижает время подстройки временны х задержек у большого массива сигналов — с нескольких часов до нескольких минут (рис. 2). Пользователю достаточно обвести рамкой выделения нужный набор сигналов, после чего в соответствии с параметрами, указанными в Constraint Manager, произойдет автоматическая подстройка длины трасс.

Инструмент Auto-Interactive Phase Tuning, сокращенно AiPT, дает возможность в считаные минуты обеспечить оптимальную динамическую фазу для дифференциальной пары. Под динамической фазой подразумевается обеспечение равенства длины проводников с учетом их изгибов на разных участках прокладки от источника к приемнику сигнала. Благодаря данному инструменту значительно сокращается время на выравнивание длин проводников в дифференциальной паре.

Пользователь должен вести непрерывный контроль за времязависимыми цепями на плате. Специально разработанная встроенная в Allegro PCB Editor «среда» визуального контроля Timing Vision позволяет пользователю быстрее находить не соответствующие временны м ограничениям трассы на печатной плате. Данный инструмент включает средства цветовой индикации, возможность выбора специального узора для трасс и специальные всплывающие подсказки. В зависимости от заданных временны х ограничений в Constraint Manager трассы на плате будут подсвечены разным цветом, который выбирается в настройках (рис. 4).

Рис. 4. Инструмент Timing Vision для визуального контроля за длиной трасс с учетом временной зависимости сигналов

Проектирование с учетом технологий производства

Allegro PCB Editor поддерживает технологии проектирования с учетом тестопригодности (DFT), возможности изготовления (DFF) и технологичности сборки (DFA). Все эти важнейшие ограничения проверяются на этапе разработки топологии наряду с электрическими ограничениями. Пользователи могут выбирать количество тестовых точек и размеры их контактных площадок, определять зоны запрета для размещения тестовых точек и создавать отчеты для проверки степени готовности платы к тестированию. В Allegro PCB Editor включена специальная функция контроля правил DFA в режиме реального времени. С ее помощью можно контролировать и визуально отслеживать на плате любые нарушения, связанные с зазорами между компонентами. При сближении компонентов на максимально допустимое правилами DfA расстояние программа автоматически выдаст предупреждение и «остановит» пользователя перед возможным нарушением правил.

Передача данных на производство

Allegro PCB Designer может генерировать полный набор файлов для производства и тестирования печатной платы, включая Gerber 274x, NC Drill, NC Route и т.д. Но что особенно важно, Cadence поддерживает промышленную тенденцию перехода к «безгерберной» технологии производства с помощью нового универсального формата IPC-2581. Особенность данного формата заключается в том, что все данные, необходимые для производства, сборки, сверловки, фрезеровки и тестирования платы, хранятся в одном унифицированном файле. Пользователи могут выбирать данные для файла IPC-2581 с целью защиты своей интеллектуальной собственности. Импорт IPC-2581 в Allegro PCB Editor позволяет просматривать файл.

Маршрут проектирования плат с технологией HDI

Миниатюризация — сегодня это главный тренд в электронике. Устройства уменьшаются, а их производительность и функциональность растут. В проектах всё чаще применяются микросхемы в BGA-корпусах с шагом выводов от 0,8 мм и менее, что требует применения технологии повышенной плотности межсоединений (HDI) для вывода сигналов на внутренние слои от площадок BGA с помощью фэнаутов. Конструкция платы в этом случае требует применения микропереходных отверстий, размещения ПО на контактных площадках, особых технологических процессов в изготовлении. Все это должно учитываться системой проектирования печатных плат в полном объеме на уровне контроля правил проектирования.

Allegro PCB Designer в сочетании с опцией миниатюризации (Miniaturization Option) позволяет создавать проекты на основе технологии HDI любой степени сложности. Сюда включены следующие возможности:

• работа с микроотверстиями;
• оптимизация смешанных переходных отверстий;
• контроль слепых и глухих отверстий на слое;
• контроль этажерок переходных площадок;
• контроль ступенчатого расположения переходов;
• площадка внутри площадки;
• массовое изготовление переходов;
• контроль на соответствие технологии изготовления;
• учет правил проектирования HDI при автоматической трассировке.

В Allegro PCB Designer в сочетании с опцией миниатюризации включается множество различных инструментов интерактивной трассировки, таких как расталкивание слепых и глухих отверстий, динамическое сопряжение микропереходов, поддержка встроенных компонентов, трассировка по контуру для гибко-жестких плат и многое другое (рис. 5).

Поддержка технологии встроенных компонентов

Уменьшение размеров конечного изделия может быть достигнуто различными путями. Один из них состоит в размещении корпусных элементов на внутренних слоях платы. Allegro PCB Designer при наличии опции миниатюризации предлагает технологию трассировки, управляемой ограничениями для встроенных компонентов. Она поддерживает как традиционные технологии прямого и непрямого присоединения, так и новейшие технологии двустороннего подключения для одного компонента, вертикальное расположение компонента, встроенные компоненты для двусторонней платы. Опция миниатюризации позволяет пользователю создавать углубления и управлять ими на слоях, выделенных под размещение встроенных компонентов.

Создание аналоговых ВЧ- и СВЧ-плат

Пакет Allegro PCB Designer вместе с опцией проектирования аналоговых радиочастотных цепей Analog/RF Design представляет собой среду разработки для смешанных сигналов — от создания схемы до планирования с сохранением истории изменений, — обеспечивающую повышение производительности процесса проектирования радиочастотных изделий до 50%. Эта опция позволяет инженерам создавать, объединять и дорабатывать аналоговые радиочастотные и микрополосковые схемы совместно с цифровыми и аналоговыми схемами в среде Allegro PCB Designer. Имея развитые возможности планирования и мощные интерфейсы со средствами численного моделирования в радиочастотном диапазоне, эта опция дает инженерам возможность начинать процесс проектирования радиочастотных схем из Allegro Design Authoring, Allegro PCB Designer или Agilent ADS.

Параллельная коллективная разработка

Для сокращения длительности цикла разработки все чаще организуются географически разнесенные коллективы разработчиков. Традиционно применяемые при коллективной разработке процедуры ручной проверки и доводки очень медленны, времязатратны и связаны с риском внесения ошибок.
Технология Allegro PCB Design Partitioning реализует многопользовательскую параллельную методологию разработки для ускорения процесса и уменьшения времени планирования. С ее помощью множество разработчиков могут трудиться одновременно, имея доступ к общей базе данных независимо от удаленности. Разработчики могут разделять процесс проектирования на ряд задач или областей, для которых будет производиться планирование и редактирование, и поручать их нескольким членам коллектива. Разработки могут разделяться вертикально (секции) с программно задаваемыми границами или горизонтально (слои). В результате каждый разработчик может видеть все отдельные секции, наблюдать за процессом создания конструкции и оценивать результаты других проектировщиков. Возможность такого разделения помогает значительно уменьшить длительность циклов разработки и ускорить процесс проектирования.

Технология автоматической трассировки печатных плат

Технологии трассировки печатных плат тесно связаны с редактором печатных плат PCB editor. Посредством интерфейса трассировщика PCB Router вся конструкторская информация и ограничивающие условия автоматически поступают из PCB editor. По окончании трассировки вся информация автоматически передается обратно в PCB editor.

Возросшая сложность разработок, плотность размещения и наличие дополнительных ограничивающих условий для высокоскоростных схем делают процесс ручной трассировки трудным и времязатратным. Для решения задач трассировки сложных соединений требуется мощная автоматизированная технология. Надежный и испытанный в производстве автоматический трассировщик имеет режим пакетной трассировки с расширенным управлением стратегией трассировки и встроенными стратегиями трассировки.

Средство оптимизации для производства (Design For Manufacturing, DFM), входящее в трассировщик Allegro PCB Router, значительно уменьшает число впоследствии отбраковываемых изделий. Его алгоритмы обеспечивают возможность автоматического разнесения проводников с использованием всего имеющегося свободного места. Автоматическое разнесение проводников помогает повысить технологичность путем перемещения проводников для дополнительного увеличения зазоров между проводниками и выводами, между проводниками и контактными SMD-площадками и освобождения дополнительного места для проводящих полигонов. Пользователи используют преимущества гибкости задания допусков вручную либо по умолчанию.

Функции	Allegro PCB Designer
Allegro Design Authoring (Concept HDL) — ввод информации на уровне схем, таблиц и HDL-описаний
Allegro Design Entry CIS/Capture — ввод схем, централизованная база данных компонентов — CIS, доступ к глобальной интернет-базе данных электронных компонентов Active Parts
Constraint-Manager — физические, пространственные правила и правила одной цепи
Constraint-Manager — изменение индивидуальных свойств компонентов и DRCs
Constraint-Manager — поддержка областей с локальными правилами
Компоновка, размещение, размещение по шаблону Соблюдение правил DFA в режиме реального времени
Поддержка форматов IDF3.0, DXF in/out
Новый динамический формат обмена данными с механическими CAD-системами — IDX (EDMD schema)
3D-визуализация печатной платы
Маршрут иерархической компоновки межсоединений
Правила контроля длины проводников для высокоскоростных сигналов
Контролируемый ограничениями маршрут для высокоскоростных сигналов в зависимости от длины проводников
Группы согласования, индивидуальный набор правил для каждого слоя, расширенные цепи
Правила для Т-соединений (Т-соединение на выводе)
Автоматический бессеточный трассировщик (до шести слоев)
Автоматическая трассировка на основе высокоскоростных правил
Автоматическая трассировка на основе индивидуальных правил для каждого слоя
Планирование проекта — пространственное планирование топологии с учетом ее выполнимости и обратная связь	Design Planning Option
Планирование проекта — генерация плана топологии	Design Planning Option
Планирование проекта — конвертирование плана топологии в трассы (CLINES)	Design Planning Option
Автоинтерактивная постройка длины у выбранной группы сигналов	PCB High-Speed Option
Constraint-Manager — электрические правила для учета отражения сигналов, тайминга и перекрестных помех	PCB High-Speed Option
Контролируемый электрическими правилами маршрут проектирования	PCB High-Speed Option
Наборы электрических правил (ECSets)	PCB High-Speed Option

Функции	Allegro PCB Designer
Математическое описание правил проектирования	PCB High-Speed Option
Поддержка технологии обратного сверления	PCB High-Speed Option
Динамический контроль фаз, задержки по оси Z	PCB High-Speed Option
Контроль пути возвратного тока для обеспечения целостности сигналов	PCB High-Speed Option
Constraint-Manager — набор правил для HDI проектов	Miniaturization Option
Микроотверстия и ассоциативные пространственные, пакетные правила, включая правила типа «переходное отверстие в контактной площадке»	Miniaturization Option
Управляемый ограничениями маршрут разработки HDI-проектов	Miniaturization Option
Поддержка технологических правил для производства плат со встроенными компонентами	Miniaturization Option
Поддержка правил для компонентов, встроенных на внутренние слои платы	Miniaturization Option
Редактирование стека микроотверстий в HDI-проектах	Miniaturization Option
Динамическое бессеточное сопряжение, наращивание линий, сопряжение трасс	Miniaturization Option
Трассировка по нелинейному контуру (для гибких плат)	Miniaturization Option
Поддержка углублений (пустот) на внутренних слоях	Miniaturization Option
Параллельное проектирование — распределение по слоям	PCB Team Design Option
Параллельное проектирование — распределение по функциональным блокам	PCB Team Design Option
Параллельное проектирование — центральная панель статуса для управления процессом проектирования	PCB Team Design Option
Параллельное проектирование — распределение по цепям	PCB Team Design Option
Редактирование ограничений между областями	PCB Team Design Option
Управление классами цепей между областями	PCB Team Design Option
Редактирование параметризованных полосковых RF-элементов	PCB Analog / RF Option
Асимметричные зазоры	PCB Analog / RF Option
Двусторонний интерфейс с Agilent ADS	PCB Analog / RF Option
Импорт схем из Agilent ADS в Design Entry Authoring	PCB Analog / RF Option
Проектирование СВЧ-плат	PCB Analog / RF Option
Встроенный редактор полигонов для СВЧ-топологии	PCB Analog / RF Option
Автоматическая трассировка до 256 слоев	PCB Routing Option
Автоматическая трассировка с учетом правил DFM	PCB Routing Option
Автоматическое распределение трасс	PCB Routing Option
Автоматическая генерация контрольных точек	PCB Routing Option
Трассировка на основе индивидуальных правил для каждого слоя	PCB Routing Option

Во время трассировки могут быть заданы свободные углы и контрольные точки. Алгоритмы DFM автоматически делают оптимальные отступы, начиная с наибольших и уменьшая их в доступных пределах. Средство создания контрольных точек автоматически вставляет на плате тестовые переходные отверстия или контактные площадки. Контрольные точки в виде тестовых переходных отверстий могут располагаться как на лицевой, так и на обратной стороне платы, что позволяет использовать односторонние или двусторонние тестеры. У разработчиков есть возможность выбора методологии вставки контрольных точек, соответствующей их производственным требованиям. Контрольные точки могут быть фиксированными во избежание необходимости модификации тестовой оснастки. Ограничивающие условия для контрольных точек включают форму поверхности тестовых зондов, размеры переходных отверстий, сеток и минимальные расстояния между центрами отверстий.

Автоматическая трассировка, управляемая ограничениями для быстродействующих плат

Высокоскоростные ограничивающие условия и алгоритмы трассировки прменяют дифференциальные пары, сетевое планирование, временны е параметры сигналов, уровень перекрестных помех, трассировку набора слоев и специальные требования к геометрии, предъявляемые к современным высокоскоростным цепям. Алгоритмы автоматической трассировки аккуратно выполняют трассировку с использованием переходных отверстий и вблизи них, а также автоматически поддерживают соответствие заданным временны м или пространственным критериям. Автоматическое сетевое планирование применяется для снижения уровня шума в чувствительных к нему цепях. К различным областям платы можно применять свои правила проектирования, например можно задать правило максимально плотного размещения в области проводников и менее строгие правила на остальной части платы.

Разработка высокоскоростной электроники должна быть обеспечена адекватными программными и аппаратными средствами проектирования. Allegro PCB Designer — это мощный инструмент в руках профессионала, занимающегося разработкой современной быстродействующей электроники. Последнее обновление — Update Release № 2, вышедшее в марте этого года, включает большое количество новых инструментов работы, которые частично были описаны в данной статье.

САПР для сложных печатных плат

​

Allegro поставляется в виде базовой лицензии и набора дополнительных опций, которые являются «надстройкой» над базовой лицензией и обеспечивают более мощный специализированный функционал для различных применений.

Преимущества Cadence Allegro и OrCAD

Стабильность и безошибочность работы программы

Масштабируемость от недорогого OrCAD до мощных опций Allegro

Огромный выбор референс-дизайнов и библиотек в формате Allegro

Моделирование на высшем уровне, интеграция с PSpice и Sigrity

Удобный табличный редактор правил Constraint Manager

Высокая эффективность при работе со сложными платами

Почему разработчики выбирают Cadence Allegro?

​

Схемный редактор, совместимый с OrCAD, и возможность качественного импорта схем, плат и библиотек из P-CAD, вкупе с простым и дружественным интерфейсом, делают Cadence Allegro наилучшим вариантом для постепенного «бесшовного» перехода на новые технологии. Встроенные в Allegro отчеты дают возможность вывода КД по ЕСКД прямо из САПР.

Удобная связь между схемным редактором и редактором печатных плат позволяет вам «перетащить» компонент со схемы на плату при размещении, выделить компонент на схеме и увидеть его на плате, выделить вывод или цепь на плате и увидеть его на схеме. Функционал единой библиотеки компонентов предприятия снижает число ошибок, связанных с человеческим фактором.

Вы можете воспользоваться широчайшим набором библиотечных компонентов не только из стандартной поставки, но и из таких Интернет-порталов, как DigiKey, ActiveParts. Полученные компоненты можно установить на схему непосредственно из Интернета, а затем можно скорректировать их и сохранить в единую библиотеку ЭРИ предприятия.

Мощный функционал ручной трассировки позволяет вам мгновенно прокладывать одиночные сигналы, дифф.пары, шины и просто сгруппированные наборы связей. Система выравнивания длин сигналов эффективно обеспечивает все современные требования к трассировке скоростных интерфейсов типа PCIe, Ethernet, HDMI, DDR (T-соединения, Fly-By) и др.

Полная интеграция с библиотеками компонентов предприятия, PDM-системами (SolidWorks EPDM, Windchill, TeamCenter и др.), с механическими САПР (Компас 3D, SolidWorks, Creo и др.), возможность импорта и экспорта STEP-моделей компонентов, корпуса и печатного узла делают Cadence Allegro идеальным решением для крупных предприятий - разработчиков сложной электроники.

Сравнение с другими, более простыми САПР

Вот что говорят разработчики после перехода на Allegro:

Эта система гораздо стабильнее - а те САПР, в которых мы работали раньше, постоянно зависали или вылетали на сложных проектах

Табличный редактор правил гораздо удобнее и проще в работе, чем правила в виде "выражений", к тому же гораздо мощнее.

Он-лайн проверки совершенно не тормозят работу САПР - а раньше нам приходилось их отключать или минимизировать их количество, а выполнять финальную DRC-проверку было так долго.

Встроенный расчет импеданса и структуры слоев очень полезен - это отличает Allegro от других САПР.

В Allegro нет такой проблемы, как "неполное подсоединение линий к площадкам". Это значит, что мои правила по длине цепей всегда будут выполняться корректно.

В отличие от других САПР, где старые ошибки не исправляются и плодятся новые, в Allegro мы видим появление нового функционала и тщательную работу по исправлению замеченных ошибок каждый квартал.

Очень удобно постоянно открытое окно опций текущей команды, фильтра выбора объектов и управления видимостью слоев - в отличие от других САПР, где надо постоянно рыться в меню и окошках.

В Allegro замечательные возможности по настройке горячих клавиш и функций управления мышью "под себя".

При работе с очень большими проектами, в отличие от других САПР, система не рушится и не тормозит.

Потрясающе работает функция размножения фрагментов (повторяющихся узлов) - никогда не сбоит, и не требует создания иерархических схем.

В Allegro встроена мощная система предтопологического анализа целостности сигналов, с высокой достоверностью результатов, и ее действительно можно и нужно использовать для работы.

Система аналого-цифрового моделирования PSPICE - лучшее решение, особенно с функцией Advanced Analysis и построением поведенческих моделей на языке Си++.

Очень хорошая русскоязычная поддержка и обучение.

Возможность качественного импорта старых проектов из P-CAD, Altium, PADS.

Потрясающая по удобству и качеству система работы с полигонами - позволяет класть от 50 до 100 полигонов в день без особых усилий - и не тормозит. Причем задание свойств полигонам, выводам, отверстиям - все делается на лету и очень быстро. Полигоны мгновенно динамически обновляются при всех операциях редактирования топологии.

Поддержка Linux - также важная особенность.

Масштабируемость решения и плавающие лицензии позволяют получить оптимальную цену рабочего места - от 150 тысяч рублей, с чем не может сравниться ни одна конкурирующая система.

Продвинутые опции, такие как High Speed, Team Design - предлагают такой функционал, которого в принципе нет у других, более простых САПР, например, контроль задержжек внутри микросхем, задержка в переходном отверстии, автоматическое выравнивание длины сигналов DDR, авто-выравнивание фазы в дифф.паре с динамическим отслеживанием рассогласований.

Описание Cadence Allegro

​

Схемный редактор Allegro Design Entry Capture CIS - преимущества

Совместимость с распространенным редактором OrCAD Capture

Возможность импорта схем из PCAD и Altium

Возможность вывода документации по ЕСКД

Огромная библиотека стандартных символов (более 44000)

Он-лайн библиотека компонентов (более 15 миллионов)

Он-лайн магазин приложений, IBIS-моделей, SPICE-моделей и библиотек

Возможность просмотра посадочного места компонента

Печать схем в интеллектуальный PDF с удобной навигацией

Задание и одновременная авто-прокладка групп сигналов

Одновременное авто-подключение шин

Задание «комнат» для дальнейшей трассировки

Автоматизированная прокладка связей на схеме

Мощный язык скриптов Tcl/Tk для написания подпрограмм

Он-лайн проверка схем DRC, включая пользовательские правила

Обратное и прямое аннотирование (обмен выводов или элементов)

Перекрестная связь с редактором печатных плат (выбор и выделение)

Импорт и экспорт таблиц выводов ПЛИС при создании символа

Управление «вариантами исполнения» в схеме

Удобный механизм визуальной проверки многостраничных схем

Система управления библиотекой Component Information System (Capture CIS)

Встроенная в схемный редактор база данных компонентов

Функционал единой базы компонентов предприятия

Интеграция с PDM-системами: SolidWorks EPDM, Windchill,
T-Flex, Search и т.д.

Интерфейс к реляционным базам ЭРИ (SQL, MS Access, Excel)

Возможность параметрического поиска нужных компонентов

Управление «применимостью» ЭРИ, контроль доступа к базе

Возможность подключения 3D-моделей и datasheet на ЭРИ

Поиск ЭРИ в каталогах DigiKey, Mouser и др. из редактора схем

Редактор условно-графических обозначений символов (УГО)

Возможность извлечь из схемы и откорректировать символ

Возможность создания УГО из таблицы Excel или datasheet

Редактор посадочных мест компонентов

Удобный и мощный «мастер» создания компонентов

Возможность создания площадок произвольной формы

Утилита авто-создания компонентов по IPC-7351

Редактор печатных плат (Allegro PCB Designer), возможности базовой лицензии

Импорт из PCAD, Altium и других САПР

Импорт конструктива ПП из DXF, IDF или STEP

Редактор стека слоев, калькулятор импеданса

Полупрозрачное отображение слоев

Индикация имени цепи на проводнике, полигоне и выводе

Возможность работы с платой в «зеркальном» отображении

Размещение групп компонентов выбором прямо из схемы

Авто-выравнивание групп компонентов

Полная поддержка трассировки дифференциальных пар

Автоматическое создание «Fan-out»

Автоматическая «доводка» связей

Использовать формулы для задания правил выравнивания по длине

Электрические правила и ограничения
(ECSet - отражения, задержки, перекрестные помехи)

Учет задержек в переходных отверстиях

Учет разбега задержек внутри микросхем

Авто-размещение групп отверстий вдоль трасс

Контроль прохождения проводников над прорезями в полигонах

Возможность применения обратной сверловки

Авто-подрезка, расталкивание, перескок при трассировке

Удобная подсистема прорисовки плана трассировки

Автоматическое создание и авто-выравнивание маркировки

Быстрый экспорт гербер-файлов, DXF и ODB++

Импорт 3D моделей компонентов STEP и IDF

Трассировка группами сигналов

Трассировка T-разветвлений и Fly-By для DDR

Полуавтоматическое выравнивание длин сигналов DDR и др.

Авто-мультиплицирование фрагментов трассировки

Динамические полигоны с авто-обновлением

«Капельки» на площадках с обеспечением DRC

Авто-размещение массивов переходных отверстий

Создание проектов и спецификаций с «вариантами исполнения»

Уникальные возможности Cadence Allegro PCB Editor:

Учет задержки распространения в переходных отверстиях

Редактор учитывает задержку распространения по оси Z, в переходных отверстиях, повышая точность выравнивания задержки распространения сигналов.

Учет разной задержки сигналов внутри микросхем

САПР учитывает разные задержки сигналов внутри микросхемы, повышая точность выравнивания длин. Задержки внутри микросхемы могут быть заданы в табличном виде или импортированы из текстового файла.

​

Поиск вырезов в полигонах под скоростными трассами

САПР обнаруживает некорректное прохождение сигнала над вырезами в полигоне (что может служить причиной искажений сигнала).

Смещенная трассировка

Это весьма актуальная функция для сигналов частотой выше 2 ГГц - решить проблему отклонения импеданса трассы при ее прохождении над нитями стекловолокна в диэлектрике. Это позволяет за счет трассировки под неортогональным углом усреднить влияние структуры диэлектрика на качество сигнала.

Обратная сверловка

САПР поддерживает технологию обратной сверловки (Back Drilling ) для улучшения качества скоростных сигналов.

Равномерное распределение трасс

Allegro PCB Editor может автоматически распределять сегменты трасс равномерно, чтобы уменьшить перекрестные помехи от «соседей».

​

Система управления ограничениями и правилами DRC (Constraint Manager)

Задание правил и ограничений через удобную таблицу

Физические ограничения DRC (проводники, зазоры, ограничения
по длине и др.)

Он-лайн проверки DRC, обеспечение выполнения правил

Возможность подсветки нарушений DRC

Возможность задания правил и ограничений в регионах

Правила проектирования «для производства» (DFM, DFA)

Проверка DRC по высоте компонентов, радиаторов и корпуса

Возможность задать мин. и макс. длину цепи

Ограничение макс. количества переходных отверстий цепи

Продвинутые проверки DRC, такие как «оголенная медь» итд.

Автотрассировщик Specctra

Трассировка одновременно в 6 слоях МПП

Полный учет заданных правил и ограничений DRC

Отличия Allegro от Cadence OrCAD, Altium P-CAD, и других менее мощных САПР

Component Information System - Система управления единой базой данных компонентов

Flow planning application mode - Планирование трассировки с помощью бэндлов (шин, учитывающих количество и ширину цепей в них)

Dynamic DFA rules based interactive placement - Размещение компонентов с использованием таблицы зазоров между разными корпусами ЭРИ

Resize/Respace diff pairs - Пере-прокладка дифф.пар с новыми размерами и зазорами выполняется автоматически по всей плате

Convert corner - конвертация углов трасс по всей плате или по выбранным цепям выполняется автоматически по вашему запросу

Differential pairs dynamic phase control - динамический контроль фазы на дифференциальных парах выполняется автоматически

Advanced constraints (formulas, relational) - формулы в констрейнах, "относительные" правила позволяют создавать наборы правил для самых современных интерфейсов

Electrical rules (reflection, timing, crosstalk) - контроль отражений, временнЫх правил, перекрестных помех в правилах

Package pin delay (for die-2-die delay) rules - учет задержек внутри корпусов микросхем

Z-Axis delay feedback - учет задержек в переходных отверстиях

F2B reuse modules - повторное использование модулей "схема+трассировка", с сохранением в библиотеку

Contour routing wihile shoving arc routes - трассировка вдоль контура, с дугами, автоматическая прокладка "вдоль линии"

Removal of unused vias in stack - удаление неиспользуемых переходных отверстий в стеке

Backdrilling (library or parameter driven) - поддержка обратной сверловки, либо на основе библиотеки отверстий, либо на основе параметров проекта

Separate backdrilling NC files - отдельные файлы NC для обратной сверловки

Опция трассировки скоростных плат

High Speed Option

Опция Allegro High Speed Option содержит все необходимые дополнительные функции для трассировки высокоскоростных цифровых печатных плат.

Для проектов с частотами сигналов выше 300 МГц (содержащих интерфейсы PCI Express, DDR2/3/4, GHz Ethernet, GTX и др.) крайне важно учитывать все факторы, влияющие на качество сигнала на печатной плате. Конструктору печатной платы нужен инструмент, который не только позволит эффективно выравнивать длины групп сигналов на плате, но и даст ему следующие возможности:

Динамическое выравнивание фазы сигнала по всей цепи для снижения искажений

Полуавтоматическое выравнивание длины шин DDR

Создание и размещение структур из переходных отверстий,
использование их в роли фанаутов

Использование структур переходных отверстий на диф. парах
с авторазмещением отверстий для обратного тока

Автоматическое выравнивание задержек

Allegro теперь более быстро и качественно автоматически выполняет выравнивание задержек. Эта функция чрезвычайно полезна, т.к. количество линий на печатной плате, требующих выравнивания длины, растет и может уже составлять на типовой многослойной плате от нескольких десятков до нескольких сотен штук. Редактор автоматически выравнивает длину выбранных интерактивно трасс в соответствии с заданными правилами.

Динамический контроль фазы сигнала

Allegro позволяет динамически выравнивать фазу сигнала по всей длине цепи, что крайне важно для снижения искажений. Причем редактор позволяет выделить именно тот фрагмент трассы, на котором произошло рассогласование фазы, и выравнивать фазу локально.

​

Командная работа над проектом
Symphony Team Design Option

Для увеличения скорости выполнения проекта можно с помощью новой опции Symphony Team Design организовать совместную работу нескольких специалистов, это можно сделать либо в виде разбиения платы на части, которые "рассылаются" инженерам для трассировки, а потом собираются вместе в одном проекте, либо можно организовать онлайн работу в одном проекте, когда каждый видит действия других участников через сеть.

Разделение печатной платы на зоны по слоям

Разделение печатной платы на зоны по областям

Групповая трассировка печатной платы

Удобная панель управления проектом

Мягкие границы между зонами

Управление классами цепей в зонах

Просмотр действий других пользователей

Автоматизация трассировки

Design Planning

Инструменты опции Design Planning позволяют автоматизировать планирование и трассировку, и могут оказаться очень полезными для работы со сложными проектами имеющими большое количество сигнальных шин и микросхемы с возможностью свапирования.

Вы сможете на этапе размещения проложить виртуальные каналы
для проводников, чтобы заранее оценить выполнимость трассировки. Ширина канала отображает реально необходимое место для прокладки всех проводников в нем с учётом зазоров. С ними проще пользоваться командами автоматического свапирования, так как они будут учитывать ориентацию проводников, то, с какой стороны они подводятся к микросхеме. После этого заметно увеличивается результативность автоматической трассировки. Проводники прокладываются более упорядоченно с меньшим количеством переходных отверстий.

Опция включает в себя следующие возможности

Возможность анализа осуществимости трассировки

Прорисовка топологического плана трассировки

Авто-генерация топологии проводников по плану

Опция оптимизации выводов ПЛИС
FPGA System Planner

​

Планировщик ПЛИС Allegro FPGA System Planner автоматизирует сложные процессы создания УГО ПЛИС, определения эквивалентных выводов, свапирования выводов и блоков, и за счет этого значительно упрощает и ускоряет разработку печатных плат.

Конструирование печатной платы на ПЛИС, имеющих более 2000 контактов ввода-вывода, для выполнения вручную является слишком сложным. Для завершения проекта на ПЛИС требуется постоянное общение между разработчиками логики, разработчиками системы
и разработчиками платы. В целом, это общение является рутинным
и даже избыточным. И именно ПЛИС, вследствие огромного числа многомерных правил ввода-вывода, делают процесс общения таким сложным. Эти проблемы могут быть решены за счет применения планировщика ПЛИС, автоматизирующего все эти сложные процессы.
В результате, разработка печатных плат для ПЛИС значительно упрощается и ускоряется.

Планировщик ПЛИС полностью автоматизирует процессы связывания контактов ПЛИС с другими компонентами, генерации схем и разводки межсоединений, при этом для всех этих процессов соблюдаются следующие ограничения:

Логические ограничения - разводка контактов должна удовлетворять требованиям протокола соответствующего интерфейса. Например, для шин, синхронных с источником, для успешного захвата данных требуется, чтобы
и данные, и соответствующие сигналы синхронизации были правильно выведены на контакты.

Электрические ограничения связаны с DRC ввода-вывода ПЛИС. ПЛИС имеют сложную структуру банков и детализированный набор соответствующих правил. Для того, чтобы банк стало возможно использовать для интерфейса, должны быть заданы стандартные электрические сигналы этого интерфейса.

Физические ограничения, связанные с расположением на плате различных устройств. Контакты должны быть выбраны так, чтобы свести к минимуму пересечения проводников и число слоев, требуемых для разводки платы.

Функционал опции FPGA System Planner

Учет логических, электрических и физических ограничений

Авто-подбор и оптимальный обмен выводов ПЛИС

Авто-генерация символов УГО для ПЛИС

Минимизация пересечений сигналов при трассировке

Библиотека точных и проверенных моделей ПЛИС, которые содержат электрические и правила назначения выводов.

Опция проектирования СВЧ-плат
Analog/RF Option

​

Опция Analog/RF предоставляет мощный и гибкий набор инструментов для ручного и автоматического размещения, трассировки, и редактирования СВЧ-топологии и аналоговых сигналов на печатных платах, как дополнение, встраиваемое в стандартный редактор Allegro PCB Editor.

Так как опция RF поддерживает параметризованные топологические СВЧ-элементы, она предоставляет очень простой механизм для создания, размещения и соединения СВЧ-элементов на плате. Она позволяет легко трассировать полосковые и микрополосковые линии с различными вариантами поворотов, такими как «оптимально скошенный» СВЧ-поворот, скругленный или прямоугольный поворот. Также она позволяет напрямую соединить две точки СВЧ-трассой или меандром с заданными свойствами.

Другие функции для трассировки СВЧ-плат включают:

Перемещение, поворот, отражение, копирование выбранных СВЧ-компонентов или групп объектов (полигоны, линии, топологические элементы, переходные отверстия)

Групповое копирование, отражение, вращение СВЧ-компонентов или наборов

Перенос СВЧ-компонентов или их групп со слоя на слой

Изменение СВЧ-параметров объектов и автоматическая регенерация их формы в соответствии с новыми параметрами

Вставка библиотечных СВЧ-компонентов во время трассировки

Электрические вычисления и индикация параметров СВЧ-трассы

Создание собственных топологических СВЧ-элементов

Конвертация СВЧ-элементов в полигоны

Конвертация трасс редактора Allegro (проводников) в полосковые линии передачи

Срезание фаски на углах СВЧ-трасс

Индикация и модификация значений переменных и выражений

Быстрое размножение СВЧ-фрагментов, включая зеркальное отражение для симметричных/балансных цепей

Платы высокой плотности
Miniaturization Option

Данная опция дает дополнительные возможности при проектировании плат с микроотверстиями (слепыми, глухими) и встраиваемыми компонентами. Позволяет использовать при проектировании полости внутри платы и вертикально расположенные компоненты. Добавляет наборы правил учитывающих нюансы изготовления перечисленных элементов.

Опция включает в себя следующие возможности

​

Встроенные компоненты во внутренних слоях, удобное добавление и редактирование встроенных пазов

Наборы микроотверстий - установка на плату одним кликом, очень удобная работа с комплектами микроотверстий

Правила для плат HDI - полный набор производственных проверок для всех видов микроотверстий

Чтобы разрабатывать электронику нужно как минимум знания схемотехники, знания современной электронной базы компонентов, умение работать в одной из программ САПР и разводить платы в соответствии с требованиями ЭМС. И если вы ещё не определились с какой из САПР вы в основном будете работать, то эта статья для вас.

В настоящее время существует три профессиональные среды САПР для электроники это: Altium Designer, Allegro Cadence и Mentor Graphics PADS. Всякие полупрофессиональные типа Proteus, Eagle и тд, даже не стоит рассматривать, так как они на уровне радиолюбительства и сколько-нибудь сложных вещей делать не позволяют. Есть ещё разные архаичные, специализированные, типа Microwave, Uniboard и прочие, но их тоже рассматривать не стоит из-за их низкой популярности и как следствие отсутствия поддержки.

В данной статье я хочу дать обзор и немного рассказать о том, как работать в Allegro Cadence, поскольку сам пользуюсь данной средой по таким вот причинам:

• Во-первых, возможности Cadence весьма впечатляющи. Перечислять всё займёт только отдельную статью, но кое о чём я расскажу ниже.
• Во-вторых, Cadence очень не требователен к системе, будет нормально работать даже на очень слабых компах вроде 1ГГц, 512 ОЗУ. Если у вас компьютер не 2 ядра, то собственно у вас и другого выбора кроме Cadence нету, т.к. при разработке часто, а то и всегда, приходится одновременно держать открытыми сразу несколько программных пакетов, в моём случае SolidWorks и Cadence, если бы я запустил, например, Altium мой компьютер просто бы дымком изошёл.
• В-третьих, тут нет таких глуков как в Altium (на счёт Pads не знаю). В Cadence конечно есть некоторые неудобные вещи, надо сказать тут у них своя оболочка, полностью построенная на скриптах и управляемая из командной строки, многим это может показаться неудобно, но тут нет таких критических ошибок, как например бывают в Altium при конвертации файлов в гербер и вообще довольно стабильная среда в этом отношении.

Итак, что же из себя представляет Allegro Cadence? Это пакет программ и утилит, которые хорошо связанны друг с другом. Каждая программа отвечает за свою область и запускается отдельно. Их там довольно много и на рассказ о любой из них, нужна отдельная статья, поэтому я перечислю и кратко расскажу лишь о тех, которые нужны обычному электронщику, чтобы просто знать с чем ему начать работать.

Design Entry CIS
Эта программа для проектирования принципиальной схемы, её симуляции, рисования схем итд. Т.е. здесь вы создаёте или вставляете компоненты, привязываете к ним footprint , указываете правила, которые будут проверятся в конце, чтобы исключить ошибки, румы и тд. Вообще, в Design Entry CIS может быть весь ваш проект, включая и документацию, но для начала это всё излишняя информация, поэтому расскажу кратко что и как делать.

File->New->Project
Всё создали. Заходите на страницу принципиальной схемы PAGE1 и нажимаете Place Part, далее Add Library и выбираете необходимые библиотеки. Можно создавать свои библиотеки компонентов и даже нужно, и добавлять в проект их нужно также.

Рисунок

Ок, добавим библиотеку дискретных элементов Discrete и MicroController. Допустим хотим сделать схему содержащую пару резисторов, конденсаторов и микроконтроллер STM32. Для этого выбирает библиотеку Discrete и ищем выше в Part List «CAP POL» и «RESISTOR», т.е. полярный конденсатор и резистор. Вставляем их на схему и далее ищем микроконтроллеры STM32 в библиотеке MicroController. Но вот незадача, их там нет. Что будем делать? Создавать корпус с нуля?

Нет, есть вариант проще, кликаем правой кнопкой на пустом месте схемы и выбираем в меню Place Database Part и в открывшейся вкладке щёлкаем на Internet Component Assistant

Рисунок

В окне встроенного браузера кликаем на Active Parts со значком операционника. Далее в открывшимся окне видим кучу настроек, но ничего не трогаем, а вбиваем в строку Part Number: «STM32».

Рисунок

Далее выбираем нужный нам контроллер или близкий к нему (чтобы можно было доделать немного), указываем в какую библиотеку вставлять, указываем если есть footprint и т.д. Если не знаете, что указывать то кликайте на Place Part постоянно.

Чтобы привязать к компоненту footprint, нужно зайти в его свойства, кликнув два раза на компоненте и найти соответствующую графу. Название футпринта это название его файла, а сами футпринты лежат в директории ..\Cadence\SPB_16.5\share\pcb\pcb_lib\symbols изменить это нельзя, а если найдёте где, то лучше не стоит, Cadence очень не любит когда ему что-то указывают не так. С другой стороны если ему что-то не нравится, он вам точно скажет.

Сразу хочу рассказать про файлы которые лежат в папке..\symbols.
*.dra - файлы наших компонентов, другими словами наши footprint
*.bsm - механические отверстия
*.pad - файлы падов
*.psm - файлы padstack, в общем должны быть там же где *.dra

Для того, чтобы сделать плату нужно знать ещё одну вещь, это то как делать netlist , чтобы можно было разводить плату. Для этого вам нужно перейти на страницу проекта, выбрать его и нажать на Create netlist, там 1500 настроек, но я верю что вы разберётесь. И не волнуйтесь, если Cadence чем-то недоволен, то он не позволит вам испортить схему и пошлёт вам ошибку, а он это делает часто. Будьте уверены вы ещё его полюбите, даже если сначала возненавидите. C"est la vie.

Package Designer
Если у вас при создании netlist Cadence выдал ошибку, то скорее всего у вас где-то отсутствует footprint. Исправить это можно двумя способами, первое это исключить компонент из физической модели, а второе добавить, а если нет, то создать компоненту footprint. Для этого нам понадобится программа Package Designer. Здесь та же среда что и в программе проектирования платы PCB Editor, поэтому практически всё тут тоже самое, и управление, и многие функции.

Открывает она файлы типа *.dra, поэтому чтобы особо не мучится зайдите в директорию символов в папке..\pcb_lib\symbols и откройте какой-нибудь файл с расширением *.dra. Перед вами появится компонент состоящий их кучи слоёв. Теперь немного о том, как вообще жить в этом пространстве, т.к. если вы попытаетесь покликать и сделать что-то вменяемое, то будете удивлены как тут всё неудобно, но это на первый взгляд… в общем и на второй и на третий тоже, как я уже сказал Cadence вы ещё возненавидите, но это ничего потом вы смеритесь и даже полюбите его причём так что уже не распрощаетесь, это навсегда. Серьёзно.

Рисунок

Итак, управление тут немного непривычное. Зажав среднюю кнопку мышки вы можете перемещать окно, для зума нужно крутить колёсико мышки. Всё тут делается примерно так: щелчок на объекте->правая кнопка мышки->команда->выполнение. Нужно потренироваться, не сразу всё понятно как и зачем, поймёте потом. Многое делается из командной строки, об этом отдельный разговор.

Справа мы видим управляющую панель, которая состоит из трёх вкладок: Options, Visiability, Find

Рисунок

Options - там перечислены классы слоёв с которыми мы будем работать, знать обязательно только некоторые.
Find - тут мы отмечаем с какими конкретно элементами мы будем работать, а если проще какие будем выбирать. Допустим если я хочу выбирать только пины, и не трогать шайпы, то надо отметить галочкой Pins.
Visiability - тут мы отмечаем какие элементы будут видимы нам, а какие спрятаны, чтобы не мешать. Там не все слои, а только основные.

Всё что на панели вы сможете освоить сами, расскажу лишь основные тут вещи.

Меню Display->Color/Visiability - здесь вы настраиваете цвета элементов и их видимость на схеме.
Меню Setup->Design Parameters - важное меню, которое настраивает проект. Grids - сетка, с каким шагом вы будете перемещать элементы. Text - настройка текста по умолчанию.
Меню Setup->Areas->Part Height - очень важная опция, если вы хотите переносить плату в 3D модель, она задаёт высоту компонента, привязкой к слою Place_Bound_Top / Bottom.
Меню Shape - здесь управление формами. Формы это всё что угодно, от полигона, до корпуса компонента.
Меню Layout->Pins - вставка пинов.

В общем для этой программы это всё, повторяю, что здесь тоже самое что и в PCB Editor, многие опции даже те же самые. Но его рассмотрим позже, т.к. для создания компонента, нужно уметь создавать свои пады, а для этого нам нужна следующая утилита.

Pad Designer
Как вы уже догадались эта утилита создаёт пады, которые вам нужны для того, чтобы назначить их компонентам в Package Designer. Настроек тут много и сложно найти чего тут нет, начиная от произвольной формы пада до сверления отверстий с помощью плазмы или лазера, в общем всё это важно для производства. Для начала откройте какой-нибудь *.pad в папке..\symbols, так вы можете посмотреть как и что вводить.

PCB Editor
И наконец перешли к самой важной программе. Она позволяет вам расставить ваши компоненты и произвести их разводку в соответствии с электрической схемой. Тут тоже самое что и в Package Designer, только всего ещё больше. Подробно об этой проге нет смысла говорить, т.к. только о ней можно с десяток статей написать, тут очень много хитростей, тонкостей, подводных камней и тд. Перечислю только важные менюшки, чтобы при освоении не искать.

Меню Manufacture - здесь всё что касается подготовки к производству платы. Перевод в гербер, легенда дриллов, схема слоёв и прочее.
Cross section (Xsection) - там назначаются физические слои. Их число, толщина, материал, порядок. Это можно взять у производителя плат.
Constraint Manager - это целая подпрограмма, она задаёт правила разводки и клеарансы, можно например сделать чтобы в rats не показывался один из net-ов.

В общем с остальным более менее можно разобраться путём проб и ошибок. Просто для наглядности и как пример покажу кусок разведённой платы:

В общем всё, это был краткий обзор, просто чтобы понять как и что тут устроено, разумеется для этого мало просто статьи прочитать и нужно установить Cadence и сделать плату чтобы понять какая тут идеология. Это не просто рядовая программа для винды, если вы на неё подсидите то уже не слезете. Возможно сначала многое вам покажется неудобным, но поняв детали вы поймёте что всё так даже правильно.

И ещё три момента. При разводке платы, когда вы работаете с полигонами нужно ввести вот эту команду set etchedit_ignore_dynamic_shapes иначе нереально будет что-либо развести, полигоны будут мешать дорожкам и вы помрёте их перетаскивать. Вас это удивляет, что без одной команды, которая нигде не прописана нереально развести нормальную плату? Ну тут всё так, это Cadence вы будете сначала презирать тех садистов которые его сделали, но потом всё изменится и кроме Cadence -a другая САПР вам будет уже не нужна.

Второй момент вот какой. Не обязательно создавать в ручную footprint -ы, т.к. есть много программ которые генерируют их за вас. Самые известные это LP_Wizard и PCB Library Editor, они платные. Но есть ещё одна, и по моему очень неплохая и вроде бесплатная Footprint maker, скачать её можно

Набор утилит и программ, позволяющих проектировать интегральные схемы, проводить аналоговое и цифровое моделирование, разрабатывать и подготавливать к производству многослойные печатные платы высокого уровня.

Наряду с и Mentor Graphics PADS, Allegro Cadence является самой продвинутой и удобной системой автоматизированного проектирования электроники в современном мире. Среда Allegro Cadence имеет свою уникальную оболочку, почти полностью построенную на скриптах и управляемую из командной строки. Многие разработчики находят ее неудобной, тем не менее, она является признанным лидером по стабильности, отсутствию «багов» и критических ошибок.

Основу пакета Allegro Cadence составляет базовый набор PCB Design Studio, состоящий из трех модулей в которых имеются все необходимые инструменты для сквозного проектирования плат:
1. Concept HDL или Orcad Capture CIS на выбор. Два схемных редактора со встроенными средствами управления элементами, каждый из которых располагает своими подходами и сильными сторонами. Более простой Orcad Capture CIS идеален для быстрой работы над проектом с доступом через Интернет к широчайшей компонентной базе. Concept HDL подходит для групп, разрабатывающих сложные проекты. Всю работу можно легко раздробить на управляемые однозадачные модули и распределить между проектировщиками.
2. Allegro PCB – интерактивная оболочка для создания и редактирования печатных плат любой сложности с возможностями планирования топологии, трассировки и подготовки к производству.
3. SPECCTRA - программа, состоящая из редактора трасс и автотрассировщика. Оба средства интегрируются с Allegro PCB.
Кроме этого в пакете присутствует утилита PE Librarian, предназначенная для создания и управления библиотеками элементов.
Стандартные модули базового набора Allegro Cadence имеют возможность модернизации. Это позволяет увеличить некоторые их характеристики, а также открывает доступ к дополнительным функциям в соответствии с последними требованиями производства. Например, доступны улучшения:
Allegro performance option – расширяет наборы правил разработки высокоскоростных печатных плат;
SPECCTRA upgrade – увеличивает число слоев при автотрассировке до 256;
PSpice A/D – позволяет выполнять аналоговое и смешанное моделирование;
SPECCTRA Quest – выполняет качественное исследование сигналов перед и после трассировки топологии.

Мощные средства синхронизации автоматически распространяют изменения, произведенные в основной части проекта, на все его версии. Определять желаемую версию можно на любой стадии разработки: при создании списка расходных материалов, при моделировании или при формировании данных на производство. Сделать это можно как из топологического редактора, так и из схемного ввода.

Годовая стоимость базового набора Allegro Cadence составляет около 4000 американских долларов. Кроме этого существует еще расширенный базовый, продвинутый и максимальный вариант рассматриваемой среды проектирования. Высокая цена является основным недостатком данного пакета, ограничивающим его применение. Не только отдельные радиолюбители, но даже крупные компании, специализирующиеся на разработках печатных плат и заинтересованные в эффективности и производительности, не всегда могут позволить себе приобрести программу. С этой страницы можно скачать пробные версии ряда модулей программного пакета.

Утилиты, входящие в состав Allegro Cadence, разработали программисты компании Cadence Design Systems (http://www.cadence.com/), обладающей также всеми правами на OrCAD. Помимо разработки популярных пакетов проектирования интегральных схем (Virtuoso, Encounter, Incisive Platform) и печатных плат (Allegro и OrCAD), компания предоставляет возможность тестирования стороннего программного обеспечения на виртуальных чипах до выпуска самых микропроцессоров.
В настоящее время центральный офис Cadence Design Systems расположен в США, в городе Сан-Хосе, основная масса сотрудников работает в Кремниевой Долине, а по всему миру открыто уже более шестидесяти филиалов компании.

Язык интерфейса программного пакета Allegro Cadence только английский.